第1章 VHDL入门

1.1 VHDL入门需掌握的基本知识

1.2 命名规则和注释

1.3 对象及其说明、运算和赋值

1.3.1 信号、变量和常量

1.3.2 数据类型

1.3.3 信号、变量和常量的说明

1.3.4 常用运算符

1.3.5 赋值语句

1.4 if语句、process语句和case语句的使用

1.4.1 if语句

1.4.2 process语句

1.4.3 case语句

1.5 设计实体

1.5.1 实体

1.5.2 结构体

1.6 层次结构设计

1.6.1 component语句和port map语句

1.6.2 用层次结构设计方法设计一个与或门

1.7 一个通用寄存器组的设计

1.7.1 设计要求

1.7.2 设计方案

1.7.3 设计实现

1.8 用VHDL设计硬件的建议

第2章 16位实验CPu设计实例

2.1 指令系统

2.1.1 指令系统格式

2.1.2 指令系统设计说明

2.2 实验CPU总体设计方案

2.2.1 一条指令执行需要3拍时间

2.2.2 实验CPU的总体构成

2.3 指令流程表

2.4 实验CPU的VHDL程序源代码

2.4.1 通用寄存器组部分regfile

2.4.2 取指部分instru_fetch

2.4.3 指令译码部分decoder_unit

2.4.4 执行部分exe_unit

2.4.5 存储器部分memory_unit

2.4.6 程序包exp_cpu_components

2.4.7 顶层设计实体exp_cpu

第3章 QuartusⅡ基本使用方法

3.1 Quartus主屏幕

3.2 格雷码计数器设计示例

3.3 仿真

3.3.1 生成仿真波形文件

3.3.2 设置仿真参数

3.3.3 启动仿真且观察波形

3.4 SOF格式文件下载

3.5 使用嵌入式逻辑分析仪进行实时测试

3.6 电原理图和VHDL程序的层次结构设计

第4章 TEe—CA开放式CPU实验教学系统介绍

4.1 TEC—CA的总体结构概述

4.1.1 TEC CA的组成部分

4.1.2 TEC—CA的总体结构

4.2 TEC—CA的设计指导思想

4.3 TEC—CA的功能概述

4.3.1 TEC—CA的基本功能

4.3.2 TEC—CA的扩展功能

4.4 子板

4.4.1 ACEXIK系列FPGA的特点

4.4.2 ACEXlK系列FPGA的结构

……

第5章 调试软件Debugcontroller

第6章 计算机组成原理实验

第7章 计算机系统结构实验

附录A VHDL基

附录B EP1C6和EP1C12引脚

参考文献