前

第1章绪论

1.1概述

1.2计算机漫谈

1.2.1十进制计算机

1.2.2二进制计算机

1.3计算机体系结构

1.3.1图灵与图灵机

1.3.2冯.诺依曼与冯.诺依曼体系结构

1.3.3改进的哈佛体系结构

1.3.4发展趋势

1.4并行技术

1.4.1流水线

1.4.2乱序

1.4.4单指令多数据流

1.4.5同时多线程

1.4.6单芯片多处理器

1.4.7对称多处理器

1.5局部性原理

1.6计算机的评价

1.7设计流程

1.7.1分析

1.7.2模拟器

1.7.3FPGA设计

1.7.4ASIC

1.8OpenRISC

1.8.1概述

1.8.2OpenRISC寄存器集

1.8.3OpenRISC指令集

1.9小结

1.10习题

第2章基于OpenRISC的开发

2.1概述

2.2项目描述

2.3开发环境的构建

2.3.1开发环境的组成

2.3.2开发环境的选择与安装

2.4硬件的开发

2.4.1模块划分和编码实现

2.4.2功能仿真与时序仿真

2.5驱动程序的开发

2.6FPGA板级验证

2.7硬件与软件的比较

2.8ORPSoC与or1200

2.8.1ORPSoC架构分析

2.8.2ORPSoC的启动过程

2.8.3or1200

2.9小结

2.10习题

第3章数据通路设计

3.1概述

3.2数据通路

3.3OpenRISC的数据通路整体架构分析

3.4取指

3.5译码

3.6执行

3.6.1运算部件基

3.6.2or1200的运算部件

3.7访存

3.7.1流水线的访存阶段

3.7.2or1200访存阶段的具体实现分析

3.8写回

3.8.1or1200写回阶段整体功能

3.8.2or1200写回阶段具体实现代码分析

3.9设计一个简单的除法器

3.10小结

3.11习题

第4章控制通路设计

4.1概述

4.2控制通路的复杂性

4.3OR的控制通路设计分析

4.3.1整体介绍

4.3.2sprs模块

4.4OR的异常处理

4.4.1except模块

4.4.2freeze模块

4.5OR的调试系统

4.5.1调试方案的分类

4.5.2advanceddebugsystem

4.5.3我的调试系统

4.5.4JTAG模块

4.6基于or1200的中断实验

4.7小结

4.8习题

第5章存储器组织

5.1概述

5.2TLB与Cache

5.2.1概述

5.2.2TLB

5.2.3Cache

5.3OR的存储器组织

5.3.1OR的MMU

5.3.2OR的Cache

5.4自己设计一个简单的Cache

5.5小结

5.6习题

第6章自己设计一个简单的CPU

6.1概述

6.2层次建模

6.3可综合代码风格

6.4一个简单CPU的设计、实现、仿真与综合

6.4.1架构设计

6.4.2模块划分

6.4.3模块划分与接口定义

6.4.4RTL实现

6.4.5ModelSim仿真

6.4.6综合

6.4.7改进及优化

6.4.8tiny_core的指令集

6.5小结

6.6习题

附录A常用公式和定律

附录Bwishbone

附录C状态机的4种写法

附录D跨时钟域信号的同步

附录E推荐阅读

参考文献

后记