孙进平、王俊、李伟、张有光等编著的《DSP/FPGA嵌入式实时处理技术及应用》以DSP处理器提高处理速度的方法为主线，介绍了流水线、并行结构、哈佛结构、数据传输等DSP 处理器的常用结构，总结了DSP处理器的典型结构和发展体系，同时给出了典型DSP系统硬件结构、开发编程方法和系统实例；并介绍DSP多片互联与FPGA应用和FPGA在实时处理中的应用，包括FPGA对ADC 采样的控制、基于FPGA的正交采样和数字下变频、脉冲压缩模块和FPGA与 DSP之间的接口设计等。
《DSP/FPGA嵌入式实时处理技术及应用》可作为电子类本科高年级学生和研究生专业选修课教材。
孙进平、王俊、李伟、张有光等编著的《DSP/FPGA嵌入式实时处理技术及应用》以DSP处理器提高处理速度的方法为主线，介绍了流水线、并行结构、哈佛结构、数据传输等DSP处理器的常用结构，总结了DSP处理器的典型结构和发展体系，同时给出了典型DSP系统硬件结构、开发编程方法和系统实例。通过几年的教学、科研实践，内容不断充实、精炼、改进提高，获得同行专家的认可与好评。为进一步深入扩大交流，充实提高，满足社会同行业读者要求而正式出版。本书可作为电子类本科高年级学生和研究生专业选修课教材。
第1章 绪论 1.1 数字信号处理概述 1.2 数字信号处理系统实现方法 1.2.1 ASIC(集成电路) 1.2.2 DSP(数字信号处理器) 1.2.3 FPGA现场可编程门阵列 1.2.4 其他数字信号处理器 1.2.5 常用数字信号处理系统优缺点比较 1.3 数字信号处理芯片发展历程 1.3.1 ASIC芯片发展 1.3.2 DSP芯片发展 1.3.3 FPGA的发展 1.4 数字信号处理的应用第2章 DSP实时处理与数制表示 2.1 数字信号处理系统概述 2.2 数字/模拟转换 2.2.1 定点数 2.2.2 浮点数 2.2.3 ADC采样过程 2.2.4 DAC重构过程 2.3 实时信号处理 2.3.1 数据流处理方法 2.3.2 数据流处理 2.3.3 数据块处理 2.4 DSP的处理速度 2.4.1 DSP执行程序时间估计方法 2.4.2 DSP性能指标第3章 DSP处理结构与数据传输 3.1 硬件乘法器和乘加单元 3.2 零开销循环 3.3 环形buffer 3.4 码位倒序 3.5 哈佛结构 3.6 流水线技术 3.7 超标量与超长指令字处理器 3.7.1 超标量处理器 3.7.2 超长指令字(VLIW)处理器 3.7.3 超标量与超长指令字(VLIW)的区别 3.8 DSP的传输速度 3.8.1 DMA控制技术 3.8.2 DMA控制器与传输控制块第4章 DSP芯片的构成与开发流程 4.1 DSP芯片的基本结构 4.1.1 典型DSP—TS20lS基本结构 4.1.2 ADSP—TS201s常用引脚分类 4.1.3 ADSP—TS201S算法处理性能 4.2 DSP中数据传输和处理方法 4.2.1 ADSP—TS201s高效数据访问与传输方法 4.2.2 ADSP—TS201S中数据处理方法的优化(实时处理) 4.3 DSP系统常用的编程和控制方法 4.3.1 ADSP—TS201S中LDF文件的编写 4.3.2 Main函数及典型处理流程 4.3.3 ADSP—TS201S中系统初始化程序 4.3.4 中断的使用方法第5章 DSP多片互联与FPGA应用 5.1 并行处理系统互联结构 5.2 DSP并行处理系统中常用的互联结构 5.2.1 利用外部存储器接口组成并行结构 5.2.2 ADI公司多处理器并行结构 5.2.3 TI公司多处理器并行结构 5.3 DSP互联技术总结 5.4 FPGA简介 5.4.1 FPGA的内部资源 5.4.2 FPGA的引脚分类 5.4.3 DSP与FPGA的比较 5.5 FPGA内部资源使用 5.5.1 寄存器的定义和使用 5.5.2 FIFO资源的定义和使用 5.5.3 与DSP相关的读/写操作 5.5.4 时钟管理器的使用第6章 FPGA在实时处理中的应用 6.1 系统概述 6.2 FPGA对ADC采样控制 6.3 基于FPGA的正交采样和数字下变频 6.4 脉冲压缩模块 6.5 FPGA与DSP之间的接口设计第7章 DSP在实时处理中的应用 7.1 ADSP—TS201S信号处理系统硬件结构 7.2 系统中DSP内存分配以及不同处理器之间的数据传输 7.2.1 DSP与FPGA之间的数据通信 7.2.2 DSP之间Link口数据通信 7.3 ADSP—TS201S信号处理流程程序设计 7.3.1 中断服务函数声明 7.3.2 系统初始化 7.3.3 从FPGA中FIFO使用DMA方式读取处理数据 7.3.4 数据处理 7.3.5 DSP以DMA方式传输数据 7.4 DSP汇编语言并行优化 7.4.1 FFT在ADSP—TS201S中的并行优化方法 7.4.2 CFAR在ADSP—TS201S中的并行优化方法 7.5 实时系统处理结果第8章 实时图像处理系统 8.1 DSP芯片介绍 8.2 系统功能与总体结构 8.2.1 图像数据的采集 8.2.2 图像数据的输出 8.3 系统硬件结构设计 8.3.1 FPCA功能设计 8.3.2 DSP功能设计 8.3.3 系统通信接口设计 8.4 电源及时钟电路设计 8.4.1 系统电源设计 8.4.2 系统时钟设计 8.5 原理图设计 8.5.1 DSP原理图设计 8.5.2 FPGA原理图设计 8.5.3 整体布局布线 8.5.4 PCB布局 8.6 系统功能调试 8.6.1 系统电源调试 8.6.2 系统时钟调试 8.6.3 系统与图像采集系统间接口的调试 8.6.4 系统FPGA功能调试 8.6.5 FPGA与SDRAM接口调试 8.6.6 FPGA与DSP之间通信接口调试 8.6.7 DSP功能调试 8.6.8 FPGA之间通信接口调试 8.6.9 EMIF接口调试 8.6.10 232接口调试 8.6.11 CAN总线接口调试 8.7 系统性能第9章 多核DSP系统结构与开发应用 9.1 概述 9.2 NVIDIA GPU Fermi GTX470的LFM—PD处理系统 9.2.1 Fermi GPU的硬件结构 9.2.2 Fermi GPU的软件编程 9.3 PD—LFM算法的GPU实现 9.3.1 CPU—GPU的数据传输与内存分配 9.3.2 GPU中的FFT与IFFT 9.3.3 GPU中的匹配滤波、加窗与求模 9.3.4 GPU中的矩阵转置 9.3.5 GPU中的CFAR操作 9.4 多核处理器Tile64 9.4.1 Tile64多核处理器架构 9.4.2 基于Tile64的LFM—PD处理解决方案第10章 实时处理系统外部接口 10.1 存储类 10.1.1 Flash 10.1.2 SRAM 10.1.3 SDRAM(MT48LC4.M3282) 10.2 硬盘接口 10.2.1 硬盘接口简介 10.2.2 硬盘读/写控制 10.2.3 FAT32文件系统实现 10.3 A/D、D/A转换器 10.3.1 ADC08D1000 10.3.2 AD9430 10.3.3 AD9753 10.4 其他常用接口 10.4.1 MAX3100 10.4.2 PDIUSBD12 10.4.3 DS1302 10.4.4 CY7C68013A附录A 电子器件与CPU发展史附录B DSP芯片的发展附录C FPGA的发展 第1章 绪论 1.1 数字信号处理概述 1.2 数字信号处理系统实现方法 1.2.1 ASIC(集成电路) 1.2.2 DSP(数字信号处理器) 1.2.3 FPGA现场可编程门阵列 1.2.4 其他数字信号处理器 1.2.5 常用数字信号处理系统优缺点比较 1.3 数字信号处理芯片发展历程 1.3.1 ASIC芯片发展 1.3.2 DSP芯片发展 1.3.3 FPGA的发展 1.4 数字信号处理的应用 第2章 DSP实时处理与数制表示 2.1 数字信号处理系统概述 2.2 数字/模拟转换 2.2.1 定点数 2.2.2 浮点数 2.2.3 ADC采样过程 2.2.4 DAC重构过程 2.3 实时信号处理 2.3.1 数据流处理方法 2.3.2 数据流处理 2.3.3 数据块处理 2.4 DSP的处理速度 2.4.1 DSP执行程序时间估计方法 2.4.2 DSP性能指标 第3章 DSP处理结构与数据传输 3.1 硬件乘法器和乘加单元 3.2 零开销循环 3.3 环形buffer 3.4 码位倒序 3.5 哈佛结构 3.6 流水线技术 3.7 超标量与超长指令字处理器 3.7.1 超标量处理器 3.7.2 超长指令字(VLIW)处理器 3.7.3 超标量与超长指令字(VLIW)的区别 3.8 DSP的传输速度 3.8.1 DMA控制技术 3.8.2 DMA控制器与传输控制块 第4章 DSP芯片的构成与开发流程 4.1 DSP芯片的基本结构 4.1.1 典型DSP—TS20lS基本结构 4.1.2 ADSP—TS201s常用引脚分类 4.1.3 ADSP—TS201S算法处理性能 4.2 DSP中数据传输和处理方法 4.2.1 ADSP—TS201s高效数据访问与传输方法 4.2.2 ADSP—TS201S中数据处理方法的优化(实时处理) 4.3 DSP系统常用的编程和控制方法 4.3.1 ADSP—TS201S中LDF文件的编写 4.3.2 Main函数及典型处理流程 4.3.3 ADSP—TS201S中系统初始化程序 4.3.4 中断的使用方法 第5章 DSP多片互联与FPGA应用 5.1 并行处理系统互联结构 5.2 DSP并行处理系统中常用的互联结构 5.2.1 利用外部存储器接口组成并行结构 5.2.2 ADI公司多处理器并行结构 5.2.3 TI公司多处理器并行结构 5.3 DSP互联技术总结 5.4 FPGA简介 5.4.1 FPGA的内部资源 5.4.2 FPGA的引脚分类 5.4.3 DSP与FPGA的比较 5.5 FPGA内部资源使用 5.5.1 寄存器的定义和使用 5.5.2 FIFO资源的定义和使用 5.5.3 与DSP相关的读/写操作 5.5.4 时钟管理器的使用 第6章 FPGA在实时处理中的应用 6.1 系统概述 6.2 FPGA对ADC采样控制 6.3 基于FPGA的正交采样和数字下变频 6.4 脉冲压缩模块 6.5 FPGA与DSP之间的接口设计 第7章 DSP在实时处理中的应用 7.1 ADSP—TS201S信号处理系统硬件结构 7.2 系统中DSP内存分配以及不同处理器之间的数据传输 7.2.1 DSP与FPGA之间的数据通信 7.2.2 DSP之间Link口数据通信 7.3 ADSP—TS201S信号处理流程程序设计 7.3.1 中断服务函数声明 7.3.2 系统初始化 7.3.3 从FPGA中FIFO使用DMA方式读取处理数据 7.3.4 数据处理 7.3.5 DSP以DMA方式传输数据 7.4 DSP汇编语言并行优化 7.4.1 FFT在ADSP—TS201S中的并行优化方法 7.4.2 CFAR在ADSP—TS201S中的并行优化方法 7.5 实时系统处理结果 第8章 实时图像处理系统 8.1 DSP芯片介绍 8.2 系统功能与总体结构 8.2.1 图像数据的采集 8.2.2 图像数据的输出 8.3 系统硬件结构设计 8.3.1 FPCA功能设计 8.3.2 DSP功能设计 8.3.3 系统通信接口设计 8.4 电源及时钟电路设计 8.4.1 系统电源设计 8.4.2 系统时钟设计 8.5 原理图设计 8.5.1 DSP原理图设计 8.5.2 FPGA原理图设计 8.5.3 整体布局布线 8.5.4 PCB布局 8.6 系统功能调试 8.6.1 系统电源调试 8.6.2 系统时钟调试 8.6.3 系统与图像采集系统间接口的调试 8.6.4 系统FPGA功能调试 8.6.5 FPGA与SDRAM接口调试 8.6.6 FPGA与DSP之间通信接口调试 8.6.7 DSP功能调试 8.6.8 FPGA之间通信接口调试 8.6.9 EMIF接口调试 8.6.10 232接口调试 8.6.11 CAN总线接口调试 8.7 系统性能 第9章 多核DSP系统结构与开发应用 9.1 概述 9.2 NVIDIA GPU Fermi GTX470的LFM—PD处理系统 9.2.1 Fermi GPU的硬件结构 9.2.2 Fermi GPU的软件编程 9.3 PD—LFM算法的GPU实现 9.3.1 CPU—GPU的数据传输与内存分配 9.3.2 GPU中的FFT与IFFT 9.3.3 GPU中的匹配滤波、加窗与求模 9.3.4 GPU中的矩阵转置 9.3.5 GPU中的CFAR操作 9.4 多核处理器Tile64 9.4.1 Tile64多核处理器架构 9.4.2 基于Tile64的LFM—PD处理解决方案 第10章 实时处理系统外部接口 10.1 存储类 10.1.1 Flash 10.1.2 SRAM 10.1.3 SDRAM(MT48LC4.M3282) 10.2 硬盘接口 10.2.1 硬盘接口简介 10.2.2 硬盘读/写控制 10.2.3 FAT32文件系统实现 10.3 A/D、D/A转换器 10.3.1 ADC08D1000 10.3.2 AD9430 10.3.3 AD9753 10.4 其他常用接口 10.4.1 MAX3100 10.4.2 PDIUSBD12 10.4.3 DS1302 10.4.4 CY7C68013A 附录A 电子器件与CPU发展史 附录B DSP芯片的发展 附录C FPGA的发展
