引论：我们为您整理了13篇电路设计论文范文，供您借鉴以丰富您的创作。它们是您写作时的宝贵资源，期望它们能够激发您的创作灵感，让您的文章更具深度。
篇1
2仿真结果及说明
采用SMIC0．18μmCMOS工艺模型，使用Cadence工具对电路进行设计，并采用Spectre仿真器模拟电路性能。仿真中，在理想电压源为1V，理想偏置电流为100nA，室温为25℃时，电源上电时间为5μs，瞬态仿真时长为300μs。振荡器频率为1．925MHz，功耗为0．9μW。图2所示为理想条件下的仿真输出波形和对其进行freq函数处理后的频率曲线，输出是稳定的周期方波，频率为1．925MHz。
2.1输出频率随温度的变化标签芯片需在宽范围环境温度下工作。图3所示为在理想电源电压和电流基准下电路输出频率随温度的变化曲线。
2.2频率随电源电压的变化由于工艺角的影响，电源管理模块输出给振荡器工作的电压源VDD可能会产生一些偏差，不是理想的1V。当标签芯片距离阅读器较远时，芯片获得能量较少，也可能出现VDD偏低的情况。图4给出了在室温下，偏置电流无偏移时，振荡器输出频率随电源电压变化的曲线。可以看出，VDD低于0．95V时，输出频率随VDD降低快速升高，VDD＝0．75V时，输出频率为1．978MHz；VDD＝0．95V时，输出频率出现最小值，为1．923MHz；VDD超过0．95V时，输出频率呈上升趋势，当VDD到达1．3V时，输出频率达到1．941MHz。该条件下，振荡器在0．75～1．3V电源电压下偏离理想频率小于3％。
2.3频率随输入偏置电流的变化与电压产生偏移的原因一样，偏置电流也会产生一定的偏移而影响振荡器的输出频率。图5给出了输出频率随偏置电流变化的曲线。仿真结果显示，偏置电流减少到90nA时，输出频偏小于目标3％以上；偏置电流增大到110nA时，输出频偏接近3％。
2.4电源电压与偏置电流纹波对输出频率的影响反向调制造成标签芯片接收不到能量的最大时间长度为37．5μs，这会使电源管理模块提供给振荡器的电压源和电流源产生相同频率的纹波，而输出频率的波动对数字基带的影响要大于稳定的频率偏差所带来的影响。当电压源降低100mV，偏置电流降低10nA时，得到了如图6所示的振荡器输出频率波动波形。图6中，输出频率的波谷是在电源电压和偏置电流都降低10％时产生的，最小值是1．864MHz；波形的最大值是1．926MHz，是电源电压和输入电流正常时的输出频率。此时，输出频率的相对误差为1．64％。
篇2
在本研究中借助GPS体系作为基本授时体系，因此需要在系统中置入GPS接收机。GPS接收机的功能主要体现于两方面，首先它可以对精确时间进行有效输出，另外得到相关的时间质量信息，同时可获取标准时间信号。通常情况下将GPS位置精度设置为10m，将时间精度设定为1us，而速度精度则设定为0.1m/s，更新频率为1HZ。另外热开机时间可设定为1s，暖开机时间为38s，冷开机时间为42s。工作电压按照实际要求进行匹配。
在系统中加入晶振（MV180），该晶振标准频率为10MHZ，稳定性低于1*10^-10，工作电压为12V，外部工作电压为0至5V，参考电压为5V，工作温度范围为-10至60℃，稳定性为±2*10^-10，老化率为±3*10^-8/y，预热时间精度低于±1*10^-8（25℃以下），预热阶段峰值电流消耗应低于700mA，静态电流消耗应低于250mA（25℃以下）。另外置入特定芯片使守时电路工作得到进一步优化，芯片选取DAC7512，该芯片电压需求较低且功耗较小，通常情况下采取施密特触发输入，可对缓冲电压进行数模转换并可对寄存器写操作进行有效控制。
芯片本身可对数据进行放大并进行缓冲，这样便可保证信号输出的质量，使其能够完整输出。由于该芯片可将输出端断开并断开缓冲放大器，将固定电阻接入其中使精度输出放大器可采取轨对轨的模式进行输出，利用串行接口使得作为通信接口连接，在工作过程中其时钟速率可达30MHz。为了使守时电路工作完善化可在整个守时系统中置入FPGA器件。植入该集成电路芯片可使得系统的灵活性大大增强，由于FPGA具备了高度集成化的特点，规模大、体积小，具有较低的功耗，且处理迅速，可进行反复编程，因此将其置入系统当中可有效控制系统功耗并降低系统应用成本。另外FPGA具备了逻辑单元与嵌入式储存器、乘法器以及高速手法器等，可提供多种协议保证其适用范围。在FPGA实际应用过程中开发软件先将硬件描述语言及原理图输入其中，再编译为数据流，并通过随机储存来确认设计电路的逻辑关系。当出现断电情况后随机储存将会消失，此时FPGA也就变成了白片，那么可结合随机储存器中的差异来得到不同的设计电路逻辑关系从而得到可编程特性。
篇3
2测试结果
本设计采用0．15μmGaAs工艺实现，芯片面积为1．9mm×3．0mm，芯片结构如图3所示。该预失真单片的中心频率为21GHz，采用5V电压供电，直流功耗0．8W。采用矢量网络分析仪测试该预失真电路的增益和相位特性，设置中心频率为21GHz，输入功率扫描范围为－20～14dBm。测试结果如图4所示。该预失真电路可以提供3dB的增益扩张，以及20°以上的相位压缩。验证了该芯片可以产生预失真信号后，将其与功率放大器级联，测试其对功率放大器线性度的改善情况。测试结果表明，加入预失真电路后，功率放大器的P－1从22．2dBm提升至22．8dBm，相位误差从P－1处20°以上减小至3°以内，如图5所示。虽然增益波动最大为－0．4dB，但是该预失真电路修正了绝大部分的相位误差，同时一定程度上提高1 dB压缩点。为了验证该预失真电路的线性化效果，进一步测试采用中心频率为21GHz、间隔为10MHz的双音信号作为输入信号，比较相同的输出功率下，加入预失真芯片前后三阶交调指标改善情况，如图6所示。测试结果表明，该预失真芯片对功率放大器三阶交调最高可有27dBc的改善，在功率回退3dB时，可有5dBc的改善。在对功率放大器三阶交调为－30dBc的抑制条件下，驱动放大器输出功率从13dBm提高至17．5dBm。但是，五阶分量在回退过程中会有一定程度的恶化，如图7所示。由于流片过程中采用的电容比设计电容小20％，预失真电路中功放的特性出现了一定的偏差，导致了幅度修正不平坦、三阶分量在回退至小功率时改善效果不明显，也是五阶分量恶化的主要原因。对五阶分量改善不好的另一原因是要对高阶分量有很好的抑制，需要精确地产生预失真信号，而产生该信号非常困难，通常的做法是预失真系统中包含某种反馈以实现自适应，而这会使电路的复杂程度增大。为了验证该预失真电路的通用性，将该芯片与一高功率放大器（HPA）级联，进行了双音信号测试，结果如图8所示。在功率回退的整个过程中，IM3均有不同程度的改善，在输出29dBm时可改善15dBc以上，同时五阶分量并不会恶化。在－30dBc的抑制条件下，HPA输出功率可从28dBm提高至33dBm。
篇4
2.1振荡器电路的设计振荡器电路的设计见图6。由于在设计时始终使L0在整个工作区域内大于3.6mH，故实际工作时，选用了右半边曲线，即随着工件内孔的磨削，L0逐渐地增大，而USC则逐渐地减小，至此，被加工工件尺寸的变化就转变为电压的变化而输出了。1.3电信号的处理电信号的处理可用图5所示的框图来表示。振荡器作为LC串联谐振回路的交流电源，产生幅度(有效值)为1.1V，频率为20kHz的正弦波，采用的是LC回路选频振荡。整个振荡器分三级:第一级由晶体管BG101及选频回路(振荡线圈T1的初级及电容C104)构成;第二级由晶体管BG102、BG103构成的复合管所组成的功率放大级组成，这样可以提高振荡器的带负载能力;第三级是由大功率晶体管BG104所组成的输出级。开机后，+12V电压经过电阻R101限流，使稳压管产生6V的稳定电压，流过稳压管D101的电流。这一稳定的6V电压作为振荡管BG101集电极的电源，C101的作用是消除稳压管工作时的噪声。这一6V的电压经过电阻R102的作用使BG101基极电位升高，基极电位的升高使发射极的电位也升高，发射极通过发射极电阻R103使选频回路得电，于是，LC选频回路就开始产生电磁振荡，产生各种高次谐波。而其他频率的振荡则被抑制掉了。由于振荡线圈的初级是在同一个磁芯上相同方向连续绕制而成的，所以任何瞬间点B的电压都比点A的电压高。正反馈电容C103的作用是使BG101的基极电压继续上升，这样就形成了正反馈的作用，故振荡器得以工作。电容C102与电阻R103的作用均是负反馈，用以改善正弦波的波形。正弦波经振荡线圈耦合到次级，送到后级功率放大，电阻R104与电阻R105构成BG102的直流偏置电路，BG102的基极电压:由于BG103发射极电位为5.14V，而正弦波的最大值为槡1.12=1.56V，故二极管D102始终处于导通状态，其作用是隔离，使信号无法倒流，电容C110将输出波形中的直流分量隔去，使送到传感器中去的为不含直流成分的正弦波。另外，电容C108、电位器W102组成基准点取样电路，基准点的大小可调整W102得到，基准点的大小决定了传感器的前行程量(前行程量为控制仪电表示值，为0μm时二测点之间的距离与传感器为自由状态时二测点之间距离差的绝对值)。传感器电压线圈的信号经耦合线圈T2，由信号取样电位器W104的中心抽头输出。输出信号也是纯净的正弦波，其幅度随被加工工件尺寸的变化而变化。
2.2振荡器输出信号的整流滤波振荡器输出信号的整流滤波电路见图9。由于输出指示电表采用的是直流电流表，故需把电位器Wl04中心抽头输出的正弦波整流成直流信号，才能去电表指示，二极管D201A与二极管D202A及电容C204、C205就组成了整流滤波电路，三极管BG201、BG202组成的复合管如前所述一样是功率放大器，信号经电容C201耦合至BG201的基极，基极电位。信号由BG202的发射极输出，该点的直流电位为7.2－1.4=5.8V。电容C203为隔直电容，将纯净的正弦波信号电压送到二极管D201A、D202A去整流，电阻R204与R205组成整流二极管D202A的偏置电路，使D202A与D201A始终处于导通状，导通后，D202A的正极电位为1.4V(直流)，这样可提高检波的灵敏度。信号电压由电容C204取出后，由电阻R206、R207送到相加器IC201的反相端，振荡板上的基准电压经过另外一路反向极性的整流滤波电路，由电容C210取出后经电阻R216、R208也送到相加放大器的反相端，与信号电压相加后经运算放大器IC201作反相放大后由运算放大器的6脚输出。
2.3直流输出信号的再处理振荡器的输出信号经整流滤波后，由运算放大器IC201的6脚输出，其输出信号分4路，分别为高低精度量程转换电路、指示电路、线性补偿电路及发讯电路。运算放大器IC201的6脚输出的一路进行高低精度量程的电平比较转换，该控制仪采用单电表来代替双电表指示，故电表指针的二次回程中，电表满刻度所代表的量程是不同的(相差10倍)，第一次回程时，电表满刻度为500μm(每小格刻度为10μm)，第二次回程时，电表满刻度为50μm(每小格刻度为1μm)，指针在50μm处实现量程的转换。指示电路用发光二极管指示，指示高低量程挡位，指示磨削尺寸等。线性补偿电路带可调电位器，安装在仪表板上供操作者调节。
发讯电路共有4挡，粗磨、精磨、光磨及到尺寸发讯，由于其发讯电路完全一样，故只需取其中1路发讯为例，其余3路类推。由电阻R301、电位W301及电阻R302组成了发讯点的取样电路，调节W301，可使该路的发讯点随之而变。当调节好W301中心抽头的电位以后，运放IC301的同相输入端3脚的电位也就同时确定了，由于磨削开始时，IC201的输出端6脚的电压总是高于IC301的3脚电平，故IC301的输出端6脚为低电平(－12V)，此时三极管BG301的发射结处于反偏，BG301不导通，J1不吸合，随着磨加工的进行，IC201的输出端6脚(即IC301的反相输入端2脚)的电压逐渐下降，当下降至IC301的2脚电压低于3脚电压时，IC301的输出端6脚由原来的－12V变为+12V，此时，一方面使BG301的发射极处于正偏而导通，使继电器J1动作，另一方面使正反馈回路中的二极管D301导通，而使同相输入端3脚的电位高于原设定值约0.23V(可通过计算得到)，从而使输出端6脚的电位更加稳定，这样可使机械执行机构的动作稳定。此电路中，二极管D305为保护二极管，当IC301输出端6脚为负时，D305导通，使三极管BG301的发射结的反偏电压箝在0.7V，从而使BG301不至于因反偏电压过大而损坏，二极管D309为泄放二极管，为继电器线圈提供放电回路。
篇5
错误的布局布线不仅不会发挥保护电路的保护作用，还有可能引入其他干扰。TVS二极管应该尽量靠近I/O端口，接近干扰源，在干扰进入电路之前就滤除掉，避免干扰耦合到邻近的电路上。另外，PCB布线时应尽量采用短而粗的线，减小干扰对地通路上的阻抗。图2为不好的布局布线情况，图3为良好的布局布线情况。
3接口保护效果
保护电路增加前后，全自动引线键合机上的RS422接口在持续电子打火环境下的通信情况如图4所示。由图可以看出，没有保护电路时，在电子打火瞬间，正常通信线路上会产生接近10V的冲击电压，完全超出了接口可接受的-7~+7V共模电压范围，影响正常通信，严重时足以烧坏接口。在相同条件下，增加保护电路后，通信情况如图5所示。由图5可以看出，电子打火瞬间电路上的电压完全在-7~+7V范围内，正常通信不受影响，达到了保护电路的设计目的。
篇6
2.1课程结构优化
指导学生接触各类资料，能够提出问题，进而解决问题以掌握知识、应用知识，完成对知识的一个探求过程；对实验内容进行适当调整和完善，使课程体系更全面更科学，更能贴近行业发展，更能体现学生的主动性。
2.2采用课堂讨论进行专题研讨的教学方法
在研究型实践教学模式中，师生互动有助于学生对基本概念、基本理论、基本方法的理解和掌握。根据课程需要，结合国内外的研究现状和发展趋势，采用与行业内吻合的实验软件，挑选合适的电路原型做仿真设计，并共同探讨电路的优化方案。
2.3专业资料查询能力培养
为学生提供研究资料或指导学生进行资料查询、整理，鼓励学生从图书馆、书店、网络等各种途径查阅文献资料，以充实自己的研究基础。提醒学生要对已收集的资料进行批判性的研究，去伪存真，指导学生从这些资料中总结、分析、解释与实践研究课题相关的理论、知识经验以及前人的研究成果。
2.4指导学生撰写专题论文（报告）
在研究型实践教学过程中，指导学生通过论文、调查报告、工作研究、分析报告、可行性论证报告等形式记录实践研究成果。在撰写论文时，要求学生要了解实践课题研究报告的一般撰写格式；要先拟订论文的写作提纲，组织好论文的结构，做到纲举目张；会用简练、严谨、准确的语言表达自己的思想，不追求文章的长短。指导学生开展专题电路讨论，由学生根据自己感兴趣的课题来查找文献资料，进行研究，完成电路设计和仿真，最后完成专题论文的撰写。
2.5鼓励学生参与课题研究
为调动学生参与科研创新活动的积极性，激发学生的创新思维，提高学生实践创新能力，鼓励学生参加老师的课题，锻炼学生的动手能力，培养“研究型”的思维模式。
3研究型实践教学模式对教师和学生的要求
3.1研究型实践教学模式对教师的要求
研究型实践教学模式的实施对任课教师提出了新的要求：一是要熟练地掌握课程的基础知识和内在结构，还要掌握与课程相关的专业基础知识和实践的基本技能；二是要掌握学科最新信息，不断更新知识，了解课程所涉及学科的最新动态和取得的最新研究成果；三是要熟练运用科学研究的方法和手段。这些都对教师提出了更高的要求。
篇7
1．1遗传算法
遗传算法是模拟生物在自然环境中的遗传和进化过程的一种自适应全局优化算法，它借鉴了物种进化的思想，将欲求解问题编码，把可行解表示成字符串形式，称为染色体或个体。先通过初始化随机产生一群个体，称为种群，它们都是假设解。然后把这些假设解置于问题的“环境”中，根据适应值或某种竞争机制选择个体（适应值就是解的满意程度），使用各种遗传操作算子（包括选择，变异，交叉等等）产生下一代（下一代可以完全替代原种群，即非重叠种群；也可以部分替代原种群中一些较差的个体，即重叠种群），如此进化下去，直到满足期望的终止条件，得到问题的最优解为止。
1．2现场可编程逻辑阵列(FPGA)
现场可编程逻辑阵列是一种基于查找表(LUT,LookupTable)结构的可在线编程的逻辑电路。它由存放在片内RAM中的程序来设置其工作状态，工作时需要对片内的RAM进行编程。当用户通过原理图或硬件描述语言（HDL）描述了一个逻辑电路以后，FPGA开发软件会把设计方案通过编译形成数据流，并将数据流下载至RAM中。这些RAM中的数据流决定电路的逻辑关系。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用，灌入不同的数据流就会获得不同的硬件系统，这就是可编程特性。这一特性是实现EHW的重要特性。目前在可进化电子电路的设计中，用得最多得是Xilinx公司的Virtex系列FPGA芯片。
2进化电子电路设计架构
本节以设计高容错性的数字电路设计为例来阐述EHW的设计架构及主要设计步骤。对于通过进化理论的遗传算法来产生容错性，所设计的电路系统可以看作一个具有持续性地、实时地适应变化的硬件系统。对于电子电路来说，所谓的变化的来源很多，如硬件故障导致的错误，设计要求和规则的改变，环境的改变（各种干扰的出现）等。
从进化论的角度来看，当这些变化发生时，个体的适应度会作相应的改变。当进化进行时，个体会适应这些变化重新获得高的适应度。基于进化论的电子电路设计就是利用这种原理,通过对设计结果进行多次地进化来提高其适应变化的能力。
电子电路进化设计架构如图1所示。图中给出了电子电路的设计的两种进化，分别是内部进化和外部进化。其中内部进化是指硬件内部结构的进化，而外部进化是指软件模拟的电路的进化。这两种进化是相互独立的，当然通过外部进化得到的最终设计结果还是要由硬件结构的变化来实际体现。从图中可以看出，进化过程是一个循环往复的过程，其中是根据进化算法（遗传算法）的计算结果来进行的。整个进化设计包括以下步骤：
（1）根据设计的目的，产生初步的方案，并把初步方案用一组染色体（一组“0”和“1”表示的数据串）来表示，其中每个个体表示的是设计的一部分。染色体转化成控制数据流下载到FPGA上，用来定义FPGA的开关状态，从而确定可重构硬件内部各单元的联结，形成了初步的硬件系统。用来设计进化硬件的FPGA器件可以接受任意组合的数据流下载，而不会导致器件的损害。
（2）将设计结果与目标要求进行比较，并用某种误差表示作为描述系统适应度的衡量准则。这需要一定的检测手段和评估软件的支持。对不同的个体，根据适应度进行排序，下一代的个体将由最优的个体来产生。
（3）根据适应度再对新的个体组进行统计，并根据统计结果挑选一些个体。一
部分被选个体保持原样，另一部分个体根据遗传算法进行修改，如进行交叉和变异，而这种交叉和变异的目的是为了产生更具适应性的下一代。把新一代染色体转化成控制数据流下载到FPGA中对硬件进行进化。
（4）重复上述步骤，产生新的数代个体，直到新的个体表示的设计方案表现出接近要求的适应能力为止。
一般来说通过遗传算法最后会得到一个或数个设计结果，最后设计方案具有对设计要求和系统工作环境的最佳适应性。这一过程又叫内部进化或硬件进化。
图中的右边展示了另一种设计可进化电路的方法，即用模拟软件来代替可重构器件，染色体每一位确定的是软件模拟电路的连接方式，而不是可重构器件各单元的连接方式。这一方法叫外部进化或软件进化。这种方法中进化过程完全模拟进行，只有最后的结果才在器件上实施。
进化电子电路设计中，最关键的是遗传算法的应用。在遗传算法的应用过程中，变异因子的确定是需要慎重考虑的，它的大小既关系到个体变异的程度，也关系到个体对环境变化做出反应的能力，而这两个因素相互抵触。变异因子越大，个体更容易适应环境变化，对系统出现的错误做出快速反应，但个体更容易发生突变。而变异因子较小时，系统的反应力变差，但系统一旦获得高适应度的设计方案时可以保持稳定。
对于可进化数字电路的设计，可以在两个层面上进行。一个是在基本的“与”、“或”、“非”门的基础上进行进化设计，一个是在功能块如触发器、加法器和多路选择器的基础上进行。前一种方法更为灵活，而后一种更适于工业应用。有人提出了一种基于进化细胞机（CellularAutomaton）的神经网络模块设计架构。采用这一结构设计时，只需要定义整个模块的适应度，而对于每一模块如何实现它复杂的功能可以不予理睬，对于超大规模线路的设计可以采用这一方法来将电路进行整体优化设计。
3可进化电路设计环境
上面描述的软硬件进化电子电路设计可在图2所示的设计系统环境下进行。这一设计系统环境对于测试可重构硬件的构架及展示在FPGA可重构硬件上的进化设计很有用处。该设计系统环境包括遗传算法软件包、FPGA开发系统板、数据采集软硬件、适应度评估软件、用户接口程序及电路模拟仿真软件。
遗传算法由计算机上运行的一个程序包实现。由它来实现进化计算并产生染色体组。表示硬件描述的染色体通过通信电缆由计算机下载到有FPGA器件的实验板上。然后通过接口将布线结果传回计算机。适应度评估建立在仪器数据采集硬件及软件上，一个接口码将GA与硬件连接起来，可能的设计方案在此得到评估。同时还有一个图形用户接口以便于设计结果的可视化和将问题形式化。通过执行遗传算法在每一代染色体组都会产生新的染色体群组，并被转化为数据流传入实验板上。至于通过软件进化的电子电路设计，可采用Spice软件作为线路模拟仿真软件，把染色体变成模拟电路并通过仿真软件来仿真电路的运行情况，通过相应软件来评估设计结果。
4结论与展望
篇8
1.3恒流电源电路LM2904系列运算放大器是TI公司生产的低功耗双运算放大器。ADXRS646型MEMS陀螺仪需要的供电电压为6V，由LM2904构成的放大电路可以产生两路稳定的6V电压，输出抖动小于5mV，输出电流可以达到40mA，满足MEMS陀螺仪的供电要求。由LM2904构成的基本电压放大电路。放大电路的输入电压5V，电压的放大倍数为1.2倍，由此可以得出两路输出A和B均为6V。
2软件设计
数据采集装置上电后首先对C8051F410进行初始化设置，通过配置寄存器，设置SPI通信模式、内部振荡器的工作频率以及看门狗的监测时间。然后对ADS1274进行AD采样率、工作模式和通信模式等模块的初始化。选择ADS1274的差分模拟输入通道AIN1、AIN2、AIN3进行数据采集，模拟电压输入范围为0~5V，数据寄存器配置为24位。向ADS1274发送开始转换命令，单片机开始计时，计时时间未结束，传输采集的数据；计时时间到，继续开始AD转换。采集后的角速率数据经过单片机简单处理后，由RS232串口输出。
篇9
1．2A/D控制电路的设计
AD转换部分是整个声音采集系统的关键。本设计选用了一款精度采样频率较高(12位，1．65μs)的模数转换芯片AD7864，其采用5V单电源供电。4个通道上的输入信号可同步进行采样，因而可保留4个输入通道上的信号相位信息。模数转换器控制模块主要在FPGA的基础上来实现，其中FPGA采用Altera公司的Cyclone系列EP1C12FQ240C8。ADC控制器采用VerilogHDL程序编程实现，设计过程中主要采用了状态机。模数转换器控制流程图AD7864模数转换后数据的读取有两种方法:转换中读取和转换后读取。本设计采用先转换后读取数据的方法，具体工作过程如下:当转换起始信号CONVST上升沿时，4个采样保持器进入保持状态，开始对选择的通道采样。同时，BUSY输出信号被触发为高电平，并在转换过程中一直保持为高，当全部通道转换结束后，才变为低电平。EOC信号在AD7864，其采用5V单电源供电。4个通道上的输入信号可同步进行采样，因而可保留4个输入通道上的信号相位信息。AD7864模数转换后数据的读取有两种方法:转换中读取和转换后读取。本设计采用先转换后读取数据的方法，具体工作过程如下:当转换起始信号CONVST上升沿时，4个采样保持器进入保持状态，开始对选择的通道采样。同时，BUSY输出信号被触发为高电平，并在转换过程中一直保持为高，当全部通道转换结束后，才变为低电平。EOC信号在每一个通道转换结束时均有效。全部通道转换后的数据保存在AD7864内部相应的锁存器中。全部通道转换结束后，当片选信号和读信号有效时，就可以按照转换顺序从数据总线上并行读取数据。
1．3存储模块
模数转换的数据经过FPGA芯片内部的存储器进行缓存，之后通过UART向上位机传输或者存入SD卡。SD卡是基于快速闪存的新一代存储器，具有体积小、容量大、移动方便等特点。本设计采用闪迪公司的8G容量SD卡作为系统的存储模块。SD卡的读写采用SPI模式。SPI模式使用字节传输，其优点是简化主机的设计。读写SD卡的操作都需要先对SD卡进行初始化，完成SD卡的初始化之后即可进行读写操作。SPI总线模式支持单块(CMD24)和多块(CMD25)写操作，多块操作是指从指定位置开始写下去，直到SD卡收到一个停止命令CMD12才停止。单块写操作的数据块长度只能是512字节。单块写入时，命令为CMD24，当应答为0时说明可以写入数据，大小为512字节。SD卡对每个发送给自己的数据块都通过一个应答命令加以确认，其数据长度为1个字节，当低5位为00101时，表明数据块被正确写入SD卡。
篇10
2.1用译码器实现译码器是一类多输入、多输出组合逻辑器件，n变量二进制译码器具有2n个输出变量，恰为n变量的最小项。任何组合逻辑电路都可用最小项之和的标准形式表示，因此，可用n变量二进制译码器和必要的门电路实现n输入变量逻辑电路。3～8线译码器74HC138输出低电平有效［8］，用译码器74HC138和“与非”门可以实现三人表决电路。74HC138译码器输出的逻辑表达式为.
2.2用数据选择器实现数据选择器的输出端具有标准“与或”的形式。n选1数据选择器在选择输入控制下，从n个数据中选择某个数据送到输出端。采用n选1数据选择器可以实现任何输入变量数不大于n+1的组合逻辑电路。三人表决电路可选用4选1或者8选1数据选择器实现。
2.3用加法器实现加法器是产生数和的装置，分为半加器和全加器。若加数、被加数与低位的进位为输入，和数与进位为输出则为全加器。74LS283是超前进位四位二进制全加器［8］，即所有各位的进位直接从最低位进位CIN产生。
3ROM和PLA实现三人表决
只读存储器ROM和可编程逻辑阵列PLA都属于组合逻辑电路，都有一个与阵列和一个或阵列，但PLA的与阵列和或阵列都是可编程的，而ROM中与阵列是固定连接，只有或阵列可编程。ROM中的与阵列是一个产生2n个输出的译码器，即产生2n个最小项(与阵列的输出mi)。用ROM实现组合逻辑电路时，首先，将逻辑表达式表示成最小项之和的形式;然后，把逻辑表达式的输入作为ROM的输入;最后，根据要实现的逻辑表达式对ROM的或阵列进行编程，画出相应的阵列图。用ROM实现三人表决的阵列图如图5(a)所示。用PLA实现组合逻辑电路的方法与用ROM实现非常相似。两者的区别在于，用ROM实现是基于最小项表达式，而用PLA实现是基于最简与或表达式，所以用PLA实现组合逻辑比用ROM实现更简单、灵活、经济。首先，将逻辑表达式化简为最简与或表达式;然后，根据最简表达式中的不同与项以及各与项之和分别对PLA的与阵列和或阵列进行编程，画出阵列图。用PLA实现三人表决如图5(b)所示。
4结束语
篇11
综合考虑，选用IXYS公司的IXBT2N250作为开关管，单管的VCES为2500V、IC25为5A、Coes为8.7pF、tr为180ns、tf为182ns。BiMOSFET管驱动门限电压高，适宜于强干扰环境中应用，这有利于提高栅控电路的可靠性。
2保护电路
一个稳定可靠的栅控电路对行波管来说很重要，因为整个系统的稳定度和频谱特性都直接与其性能有关，为保证本栅控电路稳定可靠工作，主要采取以下措施：图1中的R1、R2、R5起限流作用。为防止开关管过流，充放电回路的电阻取值要保证其充、放电流小于开关管的最大额定电流IC，即R≥U/IC＝1.5kV/5A=300，考虑MOS管温升等因素，总限流电阻取500。回路中存在一定的分布电感，在开关管关断时会产生感应电压叠加到开关管上，造成开关管承受过高的电压。在开关管两端并联TVS进行钳位，以防开关管过压而损坏。
篇12
TOPSwitch是美国功率集成公司（PI）于20世纪90年代中期推出的新型高频开关电源芯片，是三端离线PWM开关（ThreeterminalofflinePWMSwitch）的缩写。它将开关电源中最重要的两个部分——PWM控制集成电路和功率开关管MOSFET集成在一块芯片上，构成PWM/MOSFET合二为一集成芯片，使外部电路简化，其工作频率高达100kHz，交流输入电压85～265V，AC/DC转换效率高达90％。对200W以下的开关电源，采用TOPSwitch作为主功率器件与其他电路相比，体积小、重量轻，自我保护功能齐全，从而降低了开关电源设计的复杂性，是一种简捷的SMPS（SwitchModePowerSupply）设计方案。
TOPSwitch系列可在降压型，升压型，正激式和反激式等变换电路中使用。但是，在现有的参考文献以及PI公司提供的设计手册中，所介绍的都是用TOPSwitch制作单端反激式开关电源的设计方法。反激式变换器一般有两种工作方式：完全能量转换（电感电流不连续）和不完全能量转换（电感电流连续）。这两种工作方式的小信号传递函数是截然不同的，动态分析时要做不同的处理。实际上当变换器输入电压在一个较大范围发生变化，和（或者）负载电流在较大范围内变化时，必然跨越两种工作方式，因此，常要求反激式变换器在完全能量和不完全能量转换方式下都能稳定工作。但是，要求同一个电路能实现从一种工作方式转变为另一种工作方式，在设计上是较为困难的。而且，作为单片开关电源的核心部件高频变压器的设计，由于反激式变换器中的变压器兼有储能、限流、隔离的作用，在设计上要比正激式变换器中的高频变压器困难，对于初学者来说很难掌握。笔者采用TOP225Y设计了一种单端正激式开关电源电路，实验证明该电路是切实可行的。下面介绍其工作原理与设计方法，以供探讨。
1TOPSwitch系列应用于单端正激变换器中存在的问题
TOPSwitch的交流输入电压范围为85～265V，最大电压应力≤700V，这个耐压值对于输入最大直流电压Vmax=265×1.4=371V是足够的,但应用在一般的单端正激变换器中却存在问题。
图1是典型的单端正激变换器电路，设计时通常取NS=NP，Dmax<0.5（一般取0.4）,按正激变换器工作过程,TOPSwitch关断期间，变压器初级的励磁能量通过NS，D1，E续流（泄放）。此时，TOPSwitch承受的最大电压为
VDSmax≥2E=2Vmax=742V（1）
大于TOPSwitch所能承受的最大电压应力700V，所以，TOPSwitch不能在一般通用的正激变换器中使用。
2TOPSwitch在单端正激变换器中的应用
由式（1）可知，TOPSwitch不能在典型单端正激变换器中应用的关键问题，是其在关断期间所承受的电压应力超过了允许值，如果能降低关断期间的电压应力，使它小于700V，则TOPSwitch仍可在单端正激变换器中应用。
2.1电路结构及工作原理
本文提出的TOPSwitch的单端正激变换器拓扑结构如图1所示。它与典型的单端正激变换器电路结构完全相同,只是变压器的去磁绕组的匝数为初级绕组匝数的2倍,即NS=2NP。
TOPSwitch关断时的等效电路如图2所示。
若NS与NP是紧耦合，则，即
VNP=1/2VNS=1/2E（2）
VDSmax=VNP＋E=E=1.5×371
=556.5V<700V（3）
2.2最大工作占空比分析
按NP绕组每个开关周期正负V·s平衡原理，有
VNPon(Dmax/T)=VNPoff[(1-Dmax)/T]（4）
式中：VNPon为TOPSwitch开通时变压器初级电压，VNPon=E；
VNPoff为TOPSwitch关断时变压器初级电压，VNPoff=（1/2）E。
解式（4）得
Dmax=1/3（5）
为保险，取Dmax≤30％
2.3去磁绕组电流分析
改变了去磁绕组与初级绕组的匝比后，变压器初级绕组仍应该满足A·s平衡，初级绕组最大励磁电流为
im(t)|t=DmaxT=Ism=DmaxT=(E/Lm)DmaxT（6）
式中：Lm为初级绕组励磁电感。
当im(t)=Ism时，B=Bmax，H=Hmax，则去磁电流最大值为
Ism==(Hmaxlc/Ns)=1/2Ipm(7)
式中：lc为磁路长度；
Ipm为初级电流的峰值。
根据图2（b）去磁电流的波形可以得到去磁电流的平均值和去磁电流的有效值Is分别为
下面讨论当NP=NS，Dmax=0.5与NP=NS，Dmax=0.3时的去磁电流的平均值和有效值。设上述两种情况下的Hmax或Bmax相等，即两种情况下励磁绕组的安匝数相等，则有
Im1NP1=Im2NP2（10）
式中：NP1为Dmax=0.5时的励磁绕组匝数；
NP2为Dmax=0.3时的励磁绕组匝数；
设Lm1及Lm2分别为Dmax=0.5和Dmax=0.3时的初级绕组励磁电感，则有
Im1=E/Lm1×0.5T为Dmax=0.5时的初级励磁电流；
Im2=E/Lm2×0.3T为Dmax=0.3时的初级励磁电流。
由式（10）及Lm1，Lm2分别与NP12，NP22成正比，可得两种情况下的励磁绕组匝数之比为
(NP1)/(NP2)=0.5/0.3
及(Im1)/(Im2)=(Np2)/(Np1)=0.3/0.5(12)
当NS1=NP1时和NS2=2NP2时去磁电流最大值分别为
Ism1=Im1=Im（13）
Ism2=Im2=(0.5/0.6)Im（14）
将式（10）～（14）有关参数代入式（8）～（9）可得到，当Dmax=0.5时和Dmax=0.3时的去磁电流平均值及与有效值Is1及Is2分别为
Is1=1/4ImImIs1=0.408Im（Dmax=0.5）
Is2≈0.29ImIs2=0.483Im（Dmax=0.3）
从计算结果可知，采用NS=2NP设计的去磁绕组的电流平均值或有效值要大于NS=NP设计的去磁绕组的电流值。因此，在选择去磁绕组的线径时要注意。
3高频变压器设计
由于电路元件少,该电源设计的关键是高频变压器,下面给出其设计方法。
3.1磁芯的选择
按照输出Vo=15V，Io=1.5A的要求，以及高频变压器考虑6％的余量，则输出功率Po=1.06×15×1.5=23.85W。根据输出功率选择磁芯，实际选取能输出25W功率的磁芯，根据有关设计手册选用EI25，查表可得该磁芯的有效截面积Ae=0.42cm2。
3.2工作磁感应强度ΔB的选择
ΔB=0.5BS，BS为磁芯的饱和磁感应强度，由于铁氧体的BS为0.2～0.3T，取ΔB=0.15T。
3.3初级绕组匝数NP的选取
选开关频率f=100kHz（T=10μs），按交流输入电压为最低值85V，Emin≈1.4×85V，Dmax=0.3计算则
取NP=53匝。
3.4去磁绕组匝数NS的选取
取NS=2NP=106匝。
3.5次级匝数NT的选取
输出电压要考虑整流二极管及绕组的压降，设输出电流为2A时的线路压降为7％，则空载输出电压VO0≈16V。
取NT=24匝。
3.6偏置绕组匝数NB的选取
取偏置电压为9V，根据变压器次级伏匝数相等的原则，由16/24=9/NB，得NB=13.5,取NB=14匝。
3.7TOPSwitch电流额定值ICN的选取
平均输入功率Pi==28.12W（假定η=0.8），在Dmax时的输入功率应为平均输入功率，因此Pi=DmaxEminIC=0.3×85×1.4×IC=28.12，则IC=0.85A，为了可靠并考虑调整电感量时电流不可避免的失控，实际选择的TOPSwitch电流额定值至少是两倍于此值，即ICN>1.7A。所以，我们选择ILIMIT=2A的TOP225Y。
4实验指标及主要波形
输入AC220V，频率50Hz，输出DCVo=15(1±1％)V，IO=1.5A，工作频率100kHz，图3及图4是实验中的主要波形。
篇13
前言
VHDL是超高速集成电路硬件描述语言（VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage）的缩写在美国国防部的支持下于1985年正式推出是目前标准化程度最高的硬件描述语言。IEEE（TheInstituteofElectricalandElectronicsEngineers）于1987年将VHDL采纳为IEEE1076标准。它经过十几年的发展、应用和完善以其强大的系统描述能力、规范的程序设计结构、灵活的语言表达风格和多层次的仿真测试手段在电子设计领域受到了普遍的认同和广泛的接受成为现代EDA领域的首选硬件描述语言。目前流行的EDA工具软件全部支持VHDL它在EDA领域的学术交流、电子设计的存档、专用集成电路（ASIC）设计等方面担任着不可缺少的角色。
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。将使整个系统大大简化。提高整体的性能和可靠性。
本文用VHDL在CPLD器件上实现一种2b数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。
目录
摘要………………………………………………………………………1
前言……………………………………………………………………2
目录……………………………………………………………………3
第一章设计目的………………………………………………………5
1.1设计要求……………………………………………………5
1.2设计意义……………………………………………………5
第二章设计方案………………………………………………………6
第三章产生子模块……………………………………………………7
3.1分频模块……………………………………………………7
3.2分频模块源代码………………………………………………8
3.3仿真及波形图…………………………………………………9
第四章计数模块………………………………………………………9
4.1．计数模块分析…………………………………………………9
4.2．计数模块源代码………………………………………………10
4.3计数模块的仿真及波形图……………………………………12
第五章显示模块……………………………………………………12
5.1七段数码管的描述……………………………………………13
5.2八进制计数器count8的描述…………………………………14
5.3七段显示译码电路的描述……………………………………15
5.4计数位选择电路的描述………………………………………16
5.5总体功能描述……………………………………………18
5.6显示模块的仿真及波形图………………………………19
第六章顶层文件…………………………………………………20
6.1顶层文件设计源程序…………………………………………20
6.2顶层文件的仿真及波形图………………………………………21
结语…………………………………………………………22
参考文献……………………………………………………23
致谢…………………………………………………………24
附件…………………………………………………………25
第一章设计目的
1.1设计要求
a.获得稳定100Hz频率
b.用数码管的显示
c.用VHDL写出设计整个程序
1.2设计意义
a.进一步学习VHDL硬件描述语言的编程方法和步骤。
b.运用VHDL硬件描述语言实现对电子元器件的功能控制
c.熟悉并掌握元件例化语句的使用方法
